ASSIGNING METHOD OF MEMORY ADDRESS

Patent Number:

JP60254344

Publication date:

1985-12-16

Inventor(s):

SANO YOSHINOBU

Applicant(s):

TOSHIBA KK

Requested Patent:

☐ JP60254344

Application Number: JP19840111899 19840531

Priority Number(s):

IPC Classification:

G06F12/06; G06F9/22

EC Classification:

Equivalents:

Abstract

PURPOSE:To remove the change of an address when a program of a ROM is transferred to a RAM and to improve dubugging efficiency by forming an address deciding means, a specification means and a memory selecting means.

CONSTITUTION: After transferring a microprogram previously stored in the ROM13 to the RAM14, a microprocessor 11 sends a memory address assigning command and an address (I/O port address) specifying an address assigning circuit 16 to a microprocessor bus 22. Multiplexers 41, 42 select any one of the ROM13 and the RAM14 in accordance with the outputs of a command decoder 31 and an address decoder 33. When the microprogram stored in the ROM13 is transferred to the RAM14 to execute program debugging on the RAM14, the address range assigned to the ROM13 can be assigned to the RAM14.

Data supplied from the esp@cenet database - 12

⑲ 日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 昭60 - 254344

@Int Cl.4

維別記号

庁内整理番号

❸公開 昭和60年(1985)12月16日

G 06 F 12/06

6974-5B E-8120-5B

審査請求 未請求 発明の数 1 (全5頁)

公発明の名称

メモリアドレス割付け方式

②特 顧 昭59-111899

❷出 顧 昭59(1984)5月31日

砂発明者 佐野 **教**信

東京都府中市東芝町 1 番地 株式会社東芝府中工場内

⑪出 顋 人 株式会社東芝 川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

A A A

1. 発明の名称

メモリアドレス割付け方式

2. 特許請求の範囲

初期状態において第1のアドレス範囲が割付け られ、マイクロプログラムを格納するROM、お よび初期状態において第2のアドレス範囲が割付 けられるRAMを含むメモリと、上記ROMに格 **赦されているマイクロプログラムを上記ROMか** 5 上記RAMに転送する手段と、上記メモリに対 するメモリアドレスが上記第1、第2いずれのア ドレス範囲にあるかを判定するアドレス判定手段 と、上記ROMおよびRAMに対するアドレス割 付けの切換えを指示する指示手段と、この指示手 段の指示内容および上記アドレス判定手段の判定 桔果に応じて上記R OM またはR A M のいずれか 一方を選択するメモリ選択手段とを具備し、上記 ROMに格納されているマイクロプログラムに対 するデバッグ処理が、上記RAM上で行なわれる ように構成されていることを特徴とするメモリア

ドレス割付け方式。

3. 発明の詳細な説明

[発明の技術分野]

この発明は、マイクロプロセッサシステムに係り、特にRAM上でマイクロプログラムのデバッグを行なう場合に好適するメモリアドレス割付け方式に関する。

[発明の技術的背景]……

マイクロプロセッサシステムで適用されるマイクロプログラム(いわゆるファームウェア)の問発に際しては、同プログラムのデバッグは不可欠である。しかし、マイクロプログラムは、一般にROMに格納されるため、デバッグが困難であった。そこで、ROM内のマイクロプログラムを(リード/フィト可能な)RAMに転送し、RAM上でデバッグを行なうことにより、その効率化が図られている。

[背景技術の回題点]:

しかし、従来の方式では、マイクロプログラムをROMからRAMに転送すると、そのプログラ

ムに割付けられている絶対アドレスが変化してしまう問題があった。このため、マイクロプログラムデバッグの実施に際しては種々の制約があり、デバッグ効率の向上が図り難かった。

[発明の目的]

この発明は上記事情に盛みてなされたものでその目的は、RAM上でマイクロプログラムのデバッグを行なう場合に、周プログラムに割付けられるアドレスが変化しないで済み、もってデバッグ効率の向上が図れるメモリアドレス割付け方式を提供することにある。

[発明の概要]

この発明では、初期状態において第1のアドレス範囲が割付けられ、マイクロプログラムを格納するROM、および初期状態において第2のアドレス範囲が割付けられるRAMを含むメモリが段けられる。また、この発明では、上記メモリに対するメモリアドレスが上記第1、第2いずれのアドレス範囲にあるかを判定するアドレス割と、上記ROMおよびRAMに対するアドレス割

別付け回路、17~19はメモリ選択信号線である。 アドレス割付け回路16とROM13とは信号線17によって接続され、アドレス割付け回路16とRAM14.15とは信号線18.19によって接続されている。 20はキーボード付きのCRT増末、21は周辺回路である。メモリ12(内のROM13、RAM14.15)、アドレス割付け回路16、CRT増末20、および周辺回路21は、マイクロプロセッサ11のマイクロプロセッサバス22に接続されている。

付けの切換えを指示する指示手段と、メモリ選択手段とが設けられている。このメモリ選択手段は、上記指示手段の指示内容および上記アドレス科の対定をは、上記ROMまたはRAMのいずれか一方を選択する。したがって、上記ROMに格納されているマイクロプログラムを上記ROMがら上記RAMに転送し、上記RAM上でプログラムデバッグを行なう場合、上記RAMに対し第1のアドレス範囲を割付けることが可能となる。

[発明の実施例]

ーダ、34は岡デコーダ33のデコード信号腳34である。アドレスデコーダ33は、上記アドレスがアドレス 別付け回路16を示す場合、信号線34をアクティブ(論理"1")にする。35は信号線32、34上の各信号の論理積をとるアンドゲート、36はアンドゲート35からの出力信号によつてセットプロップ(F/F)、37はフリップフロップの出力信号によっている。クロック信号 C L K は、メモリ12のメモリサイクルに対応している。

38はマイクロプロセッサパス23上のメモリアドレスをデコードするアドレスデコーダ、39.40は囲デコーダ38のデコード信号線である。また、前記したメモリ選択信号線19もアドレスデコーダ38は、カデコード信号線である。アドレスデコーダ38は、上記メモリアドレスが

000000 H ~00FFFFH のアドレス範囲に含まれている場合、信号線 19を アクティブ (論理 " 1 ")にする。なお、版字の

特開昭60-254344(3)

H は、 1 6 進衷現であることを示す。また、アドレスデコーダ 30は、上記メモリアドレスが

0 1 0 0 0 0 и ~ 0 1 F F F F иのアドレス範囲に含まれている場合、借号線 38をアクティブ (論理"1") にする。また、アドレスデコーダ 38は、上記メモリアドレスが

OFOOON~OFFFFH のアドレス範囲に含まれている場合、借号線 40を アクティブ (論理"1")にする。なお、第2図 では、

020000 n ~ 02 F F F F H

030000 n ~ 03 F F F F H

などの各アドレス範囲に対応するデコード信号線については、省略されている。これら省略された信号線は、図示せぬRAM(第 1 図のRAM15に相当するRAM)のメモリ選択信号線として用い

41, 42はA入力およびB入力を有するマルチプレクサ (MPX) である。マルチプレクサ41のA 入力、およびマルチプレクサ42のB入力は、信号

モリ領域からフェッチされる。このステップ S 1 の処理により、以下に述べるように、R O M 13に 予め格納されているマイクロプログラムがR A M 14にローディングされる。

・今、マイクロプロセッサ11からメモリ12に対し、 マイクロプログラム鉄出しのために、マイクロブ ロセッサパス22程由で(上記①に示すアドレス範 **則内)メモリアドレスが提示されたものとする。** アドレス割付け回路18内のアドレスデコーダ38は、 マイクロプロセッサバス22上のメモリアドレスを デコードする。アドレスデコーダ38は、上記メモ リアドレスが、この例のように上記ののアドレス 範囲に含まれている場合、信号線40に論理"1" の信号を出力する。この論理"1"の信号は、マ ルチプレクサ41のA入力、およびマルチプレクサ 42のB入力に導かれる。このとき、フリップフロ ップ37はイニシャライズ(リセット)されている。 フリップフロップ37がリセットしている場合、マ ルチプレクサ41、42はA入力を選択する。したが って、信号線40上の論理"1"の(アクティブな) 様 4 0 に共通接続されている。また、マルチアレクサ 41の B 入力、およびマルチプレクサ 42の A 入力は、借号権 39 に共通接続されている。マルチプレクサ 41、 42 は、フリップフロップ 37からの出力信号に応じ、A 入力または B 入力のいずれか一方を選択する。マルチプレクサ 41の出力は信号線 17 に接続され、マルチプレクサ 42の出力は信号線 18 に接続されている。

次に、この発明の一実施例の動作を、第3回のフローチャート、第4回のメモリアドレス割付け説明図を参照して説明する。マイクロプロセッサ11は、システム電源投入後、またはイニシャライズ後、メモリ12の

の O F O O O O R 番地~ O F F F F F R 番地 の内容(マイクロプログラム)を読出し、その読 出し内容を周メモリ 12の

② O 1 O 0 O 0 H 番地~ O 1 F F F F H 番地にローディングする処理(ステップS 1)を行なう。このステップS 1 の処理のためのマイクロプログラム自体は、上記ので示されるメモリ12内メ

借身は、マルチアレクサ41により選択される。マルチアレクサ41からの論理"1"の選択出力信身は、信号線17程由でROM13に供給される。これにより、ROM13が選択され。このことから、ROM13には、第4図(a)に示すように、上記①のアドレス範囲が割付けられていることが理解されよう。したがって、マイクロプロセッサ11は、ROM13からマイクロプログラムを読出すことができる。

次に、上記鉄出したマイクロプログラムをメモリ12 (内のRAM14) に 20 込むために、マイクロフロセッサ 11からメモリ 12に対し、マイクロロセッサバス 22 経由で (上記 ②に 示すアドレス 範囲 アドレス デコード する。アドレスデコー ダ 38 は ス メ レフドレスが、この例のように上記 ②の論理 "1"の信号を出力する。この論理 "1"の信号を出力する。この論理 "1"の信号を出力する。この論理 "1"の信号を出力する。この論理 "1"の信号を出力する。この論理 "1"の信号を対した。

特開昭60~254344 (4)

ルチアレクサ41のB入力、およびマルチアレクサ42のA入力に導かれる。このとき、フリップフロップ37はリセットしている。したがって信号線39上の論理"1"の(アクティブな) 個月は、マルチアレクサ42からの論理"1"の選択出力信号は、信号線18程由でRAM14に供給される。RAM14にはりいることが理解されるに、上解されるに、中国が関付けられていることが理解されるのに、第4図(a)に対したマイクロプログラムを、第4図(a)に矢印Aで示する。

以上のようにして、ROM 13に予め格納されていたマイクロプログラムをRAM 14へ転送すると、マイクロプロセッサ11はROM 13内のマイクロプロセッサにより、アドレス割付け回路 16に対してメモリアドレス割付け変更を指示するコマンドを発行する(ステップS2)。即ち、マイクロプロ

およびアドレス割付け回路16を指定するアドレス (1/0ポートアドレス) をマイクロプロセッサ パス22に送出する。アドレス割付け回路16内のコ マンドデコーダ31は、マイクロプロセッサバス22 上のユマンドをデコードする。コマンドデコーダ 31は、この例のように上記コマンドがメモリアド レス 割付け 変更コマンドの 場合、 信号線 32に 論理 "1"の(アクティブな)信号を出力する。また、 アドレス割付け回路16内のアドレステコーダ33は、 マイクロプロセッサバス22上のアドレス(1/0 ポートアドレス)をデコードする。アドレスデコ ーダ33は、この例のように上記アドレスがアドレ ス割付け回路18を示している場合、借号線34に論 理"1"の(アクティブな)借号を出力する。ア ンドゲート 35は、信号線 32。 34上の論連 "1"の 信号に応じ、論理"1"の信号をフリップフロッ プ36に出力する。これにより、フリップフロップ 36はセットする。即ち、フリップフロップ36は、 アドレス割付け回路16がメモリアドレス割付けの。

セッサ11は、メモリアドレス割付け変更コマンド、

変更を指示されたことを配復する。フリップフロップ 36からのセット出力信号はフリップフロップ 37に 場かれる。この結果、フリップフロップ 37は、クロック信号 C L K 、即ちメモリ 12のバスサイクルに同期してセットする。

うに相互に切換えられることが理解されよう。

[発明の効果]


以上詳述したようにこの発明によれば、RAM上でマイクロプログラムのデパッグを行なう場合に、 同プログラムに割付けられるアドレスが変化しないで済むので、プログラムに特別の工夫を施すなどの変更が一切不要となり、またデパッグ上の飼わもなく、デパッグ効率が著しく向上する。


4. 図面の簡単な説明

第1回はこの発明を選用するマイクロプロセッサシステムの情点を示すプロック図、第2図は第1図に示すアドレス割付け回路の回路構成図、第3図は動作を説明するためのフローチャート、第4図はメモリアドレス割付け状態を説明する図である。_


11…マイクロプロセッサ、12…メモリ、13… R O M、14, 15… R A M、16… アドレス割付け回路、 31…コマンドデコーダ、33, 38… アドレスデコー ダ、36, 37…フリップフロップ、41, 42…マルチ プレクサ。

出願人代理人 弁理士 给江武彦





18 3 図



第 4 図

